V této souvislosti se nadcházející sympozium VLSI stalo hlavním jevištěm soutěže mezi společnostmi Intel a TSMC v oblasti pokročilých procesních technologií.Očekává se, že společnost TSMC na akci představí svou technologii A16 angstrom CMOS třídy 2nm.Tento proces využívá tranzistory typu gate-all-around neboli GAA a zavádí zadní napájení prostřednictvím nového designu „Super Power Rail“ neboli SPR.
Intel již zveřejnil některé základní detaily svého 18A-P procesu.Podle zpráv z médií zůstávají klíčové strukturální parametry 18A-P, včetně výšky knihovny a kontaktního poly rozteče, stejné jako u základního procesu 18A.Hlavní upgrady jsou zaměřeny na ladění na úrovni tranzistorů a optimalizaci napětí.Počet možností páru VT BT byl rozšířen ze čtyř v 18A na více než pět a bylo přidáno nové logické prahové napětí mezi ultranízkým prahovým napětím (ULVT) a nízkým prahovým napětím (LVT).
Proces 18A-P také zlepšuje řízení variability procesu a tepelnou účinnost a podporuje jeho cíle v oblasti nízké spotřeby a vysokého výkonu.Tato vylepšení jsou jedním z důvodů, proč Apple a další fiktivní návrháři čipů projevují větší zájem o tuto technologii.K dosažení tohoto zvýšení výkonu představil Intel nové varianty RibbonFET založené na architektuře gate-all-around, včetně vylepšených kontaktních vysoce výkonných tranzistorů a optimalizovaných nízkoenergetických zařízení, posilujících základ zařízení pro lepší výkon a energetickou účinnost.
Intel také uvedl, že zpřísnil šikmé rohy procesu 18A-P o 30 %, s cílem zlepšit konzistenci výkonu a snížit variabilitu.Šikmé rohy označují rozdíly ve výkonu tranzistoru a výkonových charakteristikách v rámci stejného procesního uzlu.Jak výroba polovodičů postupuje k agresivnějším uzlům, chování tranzistorů se stává stále nerovnoměrnější, takže ovládání variability je velkou výzvou.
První produkt společnosti Intel založený na procesu 18A, Panther Lake, údajně vstoupil do sériové výroby do konce roku 2025. Společnost plánuje zavádět procesní technologie odvozené od 18A ve fázích, přičemž 18A-P se očekává, že dorazí v roce 2026 a další modernizovaný proces 18A-PT je plánován na rok 2028.
Mezitím se TSMC připravuje na debut svého procesu A16, prvního uzlu společnosti založeného na technologii Super Power Rail.Proces bude formálně představen na sympoziu VLSI, které je naplánováno na 14. až 18. června. Podle TSMC může A16 ve srovnání s uzlem N2P s vylepšeným výkonem poskytnout 8% až 10% zlepšení výkonu při stejném výkonu, snížit spotřebu energie o 15% až 20% při stejném výkonu a poskytnout další 8% až 10% nárůst hustoty čipu.
TSMC plánuje zahájit sériovou výrobu A16 ve čtvrtém čtvrtletí roku 2026. Průmyslové zvěsti široce naznačují, že čip Feynman společnosti Nvidia by mohl být prvním produktem, který by tento proces přijal.Zdroje dodavatelského řetězce naznačují, že A16 bude spárován s pokročilými obalovými technologiemi CoWoS-L a SoIC, což umožní škálování systému až 9,5krát větší než velikost nitkového kříže.Tento proces je zaměřen hlavně na vysoce výkonné výpočetní nebo HPC pracovní zátěže.